



第3章 存储系统I

- 存储器概述
- 静态存储器
- 只读存储器和闪存
- 双端口存储器






3.1 存储器概述





计算机硬件系统





存储器作用

- 存储器是计算机中用来存放程序和数据部件，是 Von Neumann 结构计算机的重要组成部分
- 1937年，图灵提出存储程序概念，图灵机使计算机走向通用
- 程序和数据的特点
 - ◆ 源程序、汇编程序、机器语言程序
 - ◆ 各种类型的数据
 - ◆ 共同点：二进制数串





存储器要求

- 能够有两个稳定状态来表示二进制中的“0”和“1”
- 容易识别
- 两个状态能方便地进行转换
- 常用的存储介质
 - ◆ 磁介质
 - ◆ 触发器
 - ◆ 电容
 - ◆ 光盘





存储器分类 (1)

■ 按照存储介质

半导体存储器，磁介质存储器，光存储器

■ 按照存储器与CPU的耦合程度

内存（主存+cache），外存

■ 按存储器的读写功能

读写存储器（RWM, Read/Write Memory）

只读存储器（ROM, Read-Only Memory）

■ 按掉电后存储的信息是否保持

易失性（volatile）存储器

非易失性（nonvolatile）存储器





存储器分类 (2)

■ 按照数据存取的随机性

随机存取存储器 (RAM: Random Access Memory)

顺序存取存储器 (SAM: Sequential Access Memory)

直接存取存储器 (DAM: Direct Access Memory)

■ 按访问的串并行性

并行存取存储器

串行存取存储器

■ 按照存储器的访问方式

按地址访问的存储器

按内容访问的存储器 (CAM, 相联存储器)





存储器分类 (3)

■ 按照半导体存储器的信息储存方法

静态 (static) 存储器

动态 (dynamic) 存储器

■ 按存储器的功能

系统存储器

显示存储器

控制存储器

.....





存储器的习惯分类

- 易失性半导体存储器统称为RAM
- 非易失性半导体存储器统称为ROM
- RAM可以分为：
 - ◆ 静态RAM (SRAM)
 - ◆ 动态RAM (DRAM)
- ROM可以分为：
 - ◆ 掩膜ROM (MASK ROM)
 - ◆ 可编程ROM (PROM)
 - 一次性可编程ROM (OTP ROM)
 - 可擦除PROM (EPROM)
 - 紫外线擦除EPROM (UV EPROM)
 - 电擦除EPROM (EEPROM, E²PROM)
 - 闪存 (FLASH memory)

存储在ROM中的程序通常称为固件 (firmware)





存储器的目标

- 大容量
- 高速度
- 低价格的存储器

- 现实是: 大容量存储器速度慢, 快速存储器容量小
- 如何实现我们的目标呢?
 - ◆ 采用层次结构存储器系统
 - ◆ 采用并行技术






1、层次结构存储器系统

■ 利用程序的局部性原理：

以最低廉的价格提供尽可能大的存储空间

以最快速的技术实现高速存储访问





2. 并行技术

■ 主存的单体多字

- ◆ 一个读写体，每次存取多个字

■ 主存的单字多体

- ◆ 多个读写体，交叉编址。也称为多通道访问方式





内存的主要技术指标（1）

■ 存储容量

◆ 存储器可存储的信息的字节数或比特数

◆ 通常表示为

存储字数 × 存储字长
(存储单元数) (每单元的比特数)

例：1M bit 比特的存储器可以组织成

- 1M × 1比特，记为：1Mb
- 128K × 8比特，记为：128KB
- 256K × 4比特





内存的主要技术指标（2）

■ 存取速度

◆ 访问时间（存取时间） T_A

- 从存储器接收到读/写命令到信息被读出或写入完成所需的时间
- 决定于存储介质的物理特性和寻址部件的结构

◆ 存取周期 T_M

在存储器连续读写过程中一次完整的存取操作所需的时间
（CPU连续两次访问存储器的最小时间间隔）

通常： $T_M \gg T_A$

◆ 存储器带宽，单位：位/秒、字节/秒：

- 单位时间内能够传送的信息量





内存的主要技术指标 (3)


- 体积和功耗
- 可靠性
 - ◆ 平均故障间隔时间 (MTBF)
 - ◆ 可以重新写入的存储器的重写次数
 - ◆ 非易失性存储器的数据保存时限





处理器与主存储器的连接


- 地址总线为k位，可寻址的最大主存空间 $N=2^k$
- 数据总线可以是8位、16位、32位或64位等
- 控制总线确定总线周期的类型和本次操作完成的时刻





存储器读操作


- 1、CPU把地址A放到存储器总线上
- 2、主存依据存储器总线上的地址A，提取字x并放到总线上
- 3、CPU从总线上读取字x然后拷贝到寄存器rax





存储器写操作

- 1、CPU把地址A放到存储器总线上，主存读到达该地址并等待相应的数据字到达
- 2、CPU把数据字y放到总线上
- 3、主存从总线上读取数据字y并存储到地址A的单元中







回顾 存储单元的地址和内容

- 内存是由许多存储单元组成，为了区分不同的内存单元，必须对计算机中的每个内存单元进行编号，内存单元的编号称之为内存单元的地址。

按字节寻址的存储器



- 按字节编址
- 按字编址



英特尔x86处理器规定的存放方式

例32位处理器的位和字节序







回顾 不同处理器存储整数的字节序

十进制:	211306				
二进制:	0011	0011	1001	0110	1010
十六进制:	3	3	9	6	A

int A = 211306;



int B = -211306;



Intel处理器为Little Endian存储方式
SPARC处理器为Big Endian存储方式

二进制补码






3.2 SRAM存储器

SRAM: Static Random-Access Memory



随机读写存储器分类




存储器芯片基本结构

■ 读过程

- ◆ 给出地址
- ◆ 给出片选与读命令
- ◆ 读出内容


■ 写过程

- ◆ 给出地址
- ◆ 给出片选与待写入数据
- ◆ 给出写命令









n位存储器芯片的结构



复习: MOSFET管




电路符号



G - 栅极; D - 漏极; S - 源极

V_T - 开启电压



SRAM基本电路


原理

- ◆ T1、T2为工作管
- ◆ T3、T4为负载管
- ◆ T5~T8为控制管或开门管

存储信息的方法：
两个稳定的状态


- T₁截止，T₂导通，A点高电位，B点低电位
- T₂截止，T₁导通，B点高电位，A点低电位

六管静态存储单元



读操作

- 行选高电平
T5、T6导通
- 列选高电平
T7、T8导通
- 读选择高电平
 $V_B \rightarrow T6 \rightarrow T8$
 $\rightarrow$ 读放 $\rightarrow D_{OUT}$



写操作

- ## ■ 行选高电平

T5、T6导通

- ## ■ 列选高电平

T7、T8导通


- ## ■ 写选择高电平

D_{IN} → 写放 → T7

→ T5 → A

D_{IN} → 写放 (非)


→ T8 → T6 → B



SRAM存储器的结构

包括：

- 存储体
- 地址译码器
- 驱动器
- I/O电路
- 控制电路
 - ◆ 片选
 - ◆ 读/写
- 输出驱动电路





SRAM的组成 (1)

■ 存储体 (4096 x 1)

- ◆ 通常把各个字的同一位集成在一个芯片 (4096 x 1) 中, 4096位排成64 x 64的矩阵


■ 地址译码器

- ◆ 双译码的方式 (目的是减少选择线条数)
- ◆ A0~A5为X地址 (行地址) 译码线
- ◆ A6~A11为Y地址 (列地址) 译码线





双译码存储结构



SRAM的组成 (2)

■ 驱动器


■ I/O电路

- ◆ 位于被选择单元和数据总线之间，控制被选择单元读出和写入，具有信号放大的作用。

■ 片选和读写控制电路


- ◆ 选中芯片
- ◆ 读操作控制
- ◆ 写操作控制

■ 输出驱动电路



SRAM实例 – 2114逻辑结构框图

■ 容量 $1K \times 4$ 位





存储器容量扩充

■ 一片存储器芯片容量是有限的，使用多片存储器芯片才能构造一个具有一定容量和字长的存储器。常用的构造方法有：

◆ 位扩展法

- 增加存储器字长


◆ 字扩展法

- 增加存储器字的数量
- 部分地址线将用作片选信号


◆ 字位同时扩展法



位扩展法组成8K字节RAM




字扩展法组成64K字节RAM






字位扩展组成4K字节RAM






SRAM时序—读周期

- 读出时间 t_{AQ}
- 读周期 t_{RC}
 - ◆ 存储芯片进行两次连续读操作时所必须间隔的时间



SRAM时序—写周期

■ 写周期 t_{WC}



■ 一般取 $t_{RC}=t_{WC}$ ，称为存取周期



3.4 只读存储器和闪速存储器

- 只读存储器ROM
- 闪速存储器





只读存储器ROM

■ ROM (Read Only Memory)

- ◆ 只能读出，不能写入
- ◆ 具有不易失性
- ◆ 只读存储器写入数据的过程，称为对其进行编程





只读存储器分类（1）


根据编程方法的不同来划分

- 掩模式只读存储器
- 一次编程只读存储器（**PROM**）
- 多次编程只读存储器
 - ◆ 光擦编程只读存储器（**EPROM**）
 - ◆ 电擦编程只读存储器（**EEPROM**）
 - ◆ 电改写只读存储器（**EAROM**）
- 闪存**Flash Memory**



掩模式只读存储器

- 在芯片制造过程中确定其内容
- 使用时，只能读出，不能再进行修改
- 优点：可靠性高、集成度高、价格便宜、适宜大批量生产
- 缺点：不能重写
- 只能专用，用户可向生产厂家定做





一次编程只读存储器 (PROM)

- 芯片出厂时，存储单元均制成“0”（或均为“1”）
- 用户可自行将其中某些存储元改为“1”（或改为“0”）
- 双极型PROM
 - ◆ 熔丝烧断型PROM
 - ◆ PN结击穿型PROM





多次编程只读存储器

- **UV-EPROM:** 可以用紫外光照射擦除原来写入的数据，编程（即：写入数据）时需要施加相对较高的电压



- **EEPROM:** 可以用电擦除原来写入的数据，但擦除、编程时均需要施加相对较高的电压




光擦除可编程只读存储器：编程与读出

工作原理：存储单元为MOSFET+浮空栅，浮空栅被氧化层包裹隔离，可利用雪崩注入（Avalanche Injection）效应向其注入负电荷。未注入负电荷时存储单元为1，注入负电荷后为0。

编程：在漏、源极加高压（如+20V）、控制栅极加高压正脉冲（如50ms宽、20V）后，电子获得能量变热，穿过氧化层进入浮栅，注入负电荷可长期保存。

读出：凡注入负电荷的单元，其开启电压 V_T 变高，因此，在正常+5V电压下不能使其导通。




Avalanche injection.

Removing programming voltage leaves charge trapped.

Programming results in higher V_T .


编程

读出“0”




Schematic symbol


示意图




(a) 浮栅雪崩注入型MOS管结构




(b) 逻辑符号




(c) 存储器外形图



(d) 读出时电路



(e) 光抹成全“1”




(f) 写0时电路



EPRROM实例 Intel2716

- 容量 $2K \times 8$
- 片子正常工作电源为 $+5V$ ，脱机编程时给 V_{pp} 加 $+25V$ 电源
- 11条地址线中，7条用于行译码，4条用于列译码





举例 (1)

- CPU的地址总线A15-A0，数据总线D7-D0，控制总线中与主存有关的信号有 $\overline{MREQ}$ ， $R/\overline{W}$ 信号。

主存地址空间分配如下：0-8191为系统程序区，由ROM芯片组成；8192-32767为用户程序区；最后（最大地址）2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。

现有如下存储器芯片：EPROM：8K×8位；SRAM：16K×1位，2K×8位，4K×8位，8K×8位。请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑（可选用门电路及3:8译码器74LS138）与CPU的连接，说明选哪些存储器芯片，选多少片





举例 (2)

解：根据给定条件，选用EPROM：8K×8位芯片1片
SRAM：8K×8位芯片3片，2K×8位芯片1片。

地址区间：

0 ~ 8191 = 0000 0000 0000 0000 — 0001 1111 1111 1111

8192 ~ 32767 = 0010 0000 0000 0000 — 0111 1111 1111 1111

63488 ~ 65535 = 1111 1000 0000 0000 — 1111 1111 1111 1111

选择EPROM时，需要用到3:8译码器的 $\overline{Y0}$ 输出端


选择3片8K×8位SRAM时，用 $\overline{Y1}/\overline{Y2}/\overline{Y3}$ 输出端

选择2K×8位SRAM时，用 $\overline{Y7}$ 输出端以及A11和A12地址线





举例 (3)





动手做

某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用 $2K \times 8$ 位的ROM芯片和 $4K \times 4$ 位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是


- A. 1、15
- B. 2、15
- C. 1、30
- D. 2、30





EEPROM (1)

- Electrical Erasable PROM, 简称E²PROM
- 存储单元称为Floating-Gate Tunnelling Oxide Transistor (FLOTOX)
- 结构与普通的浮栅晶体管类似，关键改进点为：浮栅的一小部分区域与沟道及漏极的距离小于10nm





EEPROM (2)


- 大约10v的 V_{GD} 加载到薄的绝缘层上，电子就可以利用这种F-N隧道（Fowler-Nordheim Tunnelling）效应进入浮栅或从浮栅中释放出来
- 注入电子到浮栅中将升高开启电压 V_T ；反之，则降低。因此，开启电压 V_T 的大小依赖于浮栅中初始电荷和施加的编程电压大小






EEPROM (3)


- 在实现中，增加相邻的场效应管来实现存取
- 与EPROM相比，集成度低
 - ◆ 2 晶体管/per cell
- 寿命长
 - ◆ 10^5 erase/write cycles.




示意图




(a) 结构图




(b) 逻辑符号



(c) 抹成全“1”



(d) 写0时电路



(e) 读出时电路

擦除后的
单元
读出均
为1



闪速存储器Flash Memory

■ 闪存分为两类

- ◆ NAND闪存

- ◆ NOR闪存

由于这类存储器擦除速度很快，就像照相机的闪光灯，所以称为**闪存**

- 1987年Toshiba公司推出了商用的NAND闪存，擦除写入时间较快，具有较高的存储密度和较低的位成本。但I/O接口只允许**顺序按页（Page）存取**数据，故无法直接替换传统的ROM芯片。它与传统的硬盘类似，可用作大容量存储设备，如各种存储卡、U盘、固态硬盘SSD等


- 1988年Intel公司推出了商用的NOR闪存，具有**完整的地址/数据接口**，能快速、随机读取任一单元，但擦除、写入时间较长。适用于存储偶尔需要修改的代码或数据的场合。可直接替换传统的EPROM芯片。存储容量比NAND闪存小很多





NAND闪存类型


Feature	SLC	MLC	eMLC	TLC
Bits per cell	1	2	2	3
Cost per bit	Highest	Moderate	Moderate	Lowest
P/E Cycles	100,000	3000	10,000	<1000
Data Retention	10 year	1 year	1 year	1 year
Read	200us	50 to 60us	50 to 60us	105us
Program	200us	1.1 to 1.3ms	2ms	4.65
Erase	2ms	3 to 4ms	6ms	10ms
ECC (per 512 bytes)	1-bit to 12-bit	4-bit to 40-bit	4-bit to 40-bit	> 60-bit



Single Level Cell (SLC)

2 State (1 Erase + 1 Pgm)

= 1bit of information per cell



Multi Level Cell (MLC)


4 State (1 Erase + 3 Pgm)

= 2bit of information per cell




浮栅 MOSFET

- 具有很薄的栅极氧化层。使用先进的处理工艺精确制造
- 编程：利用F-N隧道（**Fowler–Nordheim tunneling**）效应向浮栅注入电荷
- 擦除：利用F-N隧道效应从浮栅移出电荷






Flash存储单元：编程和擦除



Program
F-N Tunneling

Off cell
(Solid-0)



Erase
F-N Tunneling


On cell
(Solid-1)






NAND和NOR存储单元结构

NAND FLASH:




NOR FLASH:





NAND闪存逻辑组织和特点

- n 个Block块的集合
- 每个Block块由32 ~ 128页组成
- 每Page页包含512字节 ~ 4K字节



例：2Gb NAND 芯片
 $n = 2048$ 块 $m = 64$ 页
page = 2048B

特点：


- 只有在Block块擦除后才能写入Page页(不能overwrite)
- 读/写单元：页；擦除单元：块。页大小 $\ll$ 块大小
- 每一块的编程和擦除次数（P/E Cycle）有限
 - ◆ SLCs: 50,00 ~ 100,000
 - ◆ MLCs: 1,500 ~ 5000
 - ◆ TLCs: < 1,000





1Gbit NAND Flash Memory

- Technology 0.13 μm p-sub CMOS triple-well
1poly, 1polycide, 1W, 2Al
- Cell size 0.077 μm^2
- Chip size 125.2mm²
- Organization 2112 x 8b x 32 x 1024 block x 2
- 32 pages/block
- 2112 x 8b/page
- Power supply 2.7V-3.6V
- Cycle time 50ns
- Read time 25 μs
- Program time 200 μs /page
- Erase time 2ms/block



NAND vs. NOR

NAND

- 优点
 - ◆ 按页读出和写入（编程）
 - ◆ 按块擦除，速度快
- 缺点
 - ◆ 随机访问慢
 - ◆ 单字节写困难
- 应用
 - ◆ 文件（磁盘）应用
 - ◆ 声音、数据、视频记录仪
 - ◆ 顺序数据的存储



NOR

- 优点
 - ◆ 读出快、可随机访问
 - ◆ 可以单字节写
- 缺点
 - ◆ 写入慢
 - ◆ 擦除慢
- 应用
 - ◆ 替换EPROM
 - ◆ 能直接执行存储在NOR中的程序

可在线写入数据，具有非易失性



理论联系实际

品牌	三星（SAMSUNG）	
系列	860 EVO 系列	
容量	500GB	
类别	2.5英寸SSD固态硬盘	
特性	3D V-NAND技术，性能出众，持久耐用，安全可靠	
TBW	300 TBW	
接口	SATA接口	已知主流TLC颗粒P/E次数 < 1000次 计算这个固态盘上的闪存芯片P/E Cycle（编程/擦除次数）： $(300 \times 1024\text{GB}) \div 500\text{GB} = 614.4\text{次}$
主控	Samsung MJX控制器	
闪存类型	TLC	
缓存	512M	
顺序写入	连续写入不超过520MB/秒	
顺序读出	连续读取不超过550MB/秒	
质保	5年有限保修或150TBW有限保修	





理论联系实际

说明: 此下载记录包含更新适用于英特尔® NUC 迷你电脑套件 NUC10i7FN、NUC10i5FN、NUC10i3FN 的英特尔® Aptio* V UEFI 固件 BIOS 内核的选项。

版本: 0056 **发行日期:** 2022年3月17日 **大小:** 10.52 MB

[了解有关此更新的更多信息](#) ☐ 隐藏此次更新

Intel® Client Systems NUC

BIOS	版本	0055 ↓
存储于NOR闪存中	日期	2021/12/2
主板	制造商	Intel Corporation
	型号	NUC10i7FNB
	版本	K61360-303
操作系统	版本	Microsoft Windows 11 专业版 (64 位)
	版本 (内部版本号)	21H2 (10.0.22000)





3.5 并行存储器

- 双端口存储器





提高存储系统访问速度的途径

- 芯片技术—提高单个芯片的访问速度
 - ◆ 选用更高速的半导体器件
 - ◆ 改善芯片内部结构和对外接口方式
- 结构技术—改进存储器与CPU之间的连接方式
 - ◆ 单体多字存储器
 - ◆ 多体交叉存储器（即：多体并行）
- 系统结构技术—从整个存储系统的角度采用分层存储结构
 - ◆ cache
 - ◆ 虚拟存储器






1、双端口存储器DPRAM


■ 双端口存储器（Dual Port RAM）

- ◆ 双端口存储器是指同一个存储器具有**两组相互独立**的读写控制线、地址线 and 数据线
- ◆ 提供了两个相互独立的端口（左端口和右端口），可以进行并行的独立操作





DPRAM的应用



2648 drw 01

Figure 1. Dual-Port Memory Block Diagram





双端口存储器实例

■ 双端口存储器IDT7133

- ◆ 容量为 $2K \times 16$ 位SRAM
- ◆ 两个相互独立的端口，即左端口和右端口
- ◆ 左、右端口分别具有各自的地址线、数据线和控制线
- ◆ 图中下标L表示左端口，R表示右端口，LB表示低位字节，UB表示高位字节

管脚说明


Pin Names

Left Port	Right Port	Names
$\overline{CE_L}$	$\overline{CE_R}$	Chip Enable
$R/\overline{W}_{LUB}$	$R/\overline{W}_{RUB}$	Upper Byte Read/Write Enable
$R/\overline{W}_{LLB}$	$R/\overline{W}_{RLB}$	Lower Byte Read/Write Enable
$\overline{OE_L}$	$\overline{OE_R}$	Output Enable
$A_{0L} - A_{10L}$	$A_{0R} - A_{10R}$	Address
$I/O_{0L} - I/O_{15L}$	$I/O_{0R} - I/O_{15R}$	Data Input/Output
$\overline{BUSY_L}$	$\overline{BUSY_R}$	Busy Flag
V_{CC}		Power
GND		Ground





IDT7133功能方框图





读写操作

■ 无冲突读写控制

- ◆ 当两个端口存取的存储单元的**地址不相同**时，读写操作不会产生冲突

■ 有冲突的读写控制


- ◆ 当两个端口同时存取存储器**同一**存储单元时，便发生读写冲突
- ◆ 为了解决读写冲突，设置了 $\overline{\text{BUSY}}$ 标志线
- ◆ 由判断逻辑部件来决定对哪个端口优先进行读写操作，另一个端口的 $\overline{\text{BUSY}}$ 标志有效，读写操作延迟执行。
- ◆ 判断逻辑部件的判断方式：
 - **CE判断**：如果地址匹配且在 $\overline{\text{CE}}$ 之前有效，片上的控制逻辑在 $\overline{\text{CE}}_L$ 和 $\overline{\text{CE}}_R$ 之间进行判断来选择端口
 - **地址有效判断**：如果 $\overline{\text{CE}}$ 在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口





/CE控制的仲裁


Timing Waveform of $\overline{BUSY}$ Arbitration Controlled by $\overline{CE}$ Timing⁽¹⁾






地址控制的仲裁

Timing Waveform of $\overline{\text{BUSY}}$ Arbitration Controlled by Addresses⁽¹⁾



实验二 双端口存储器



- 按照实验室老师安排的时间开始做实验